La capacidad de modificación, en tiempo de ejecución, de parte de un diseño implementado en una Field Programmable Gate Array (FPGA), abre novedosas posibilidades de diseño. Es posible modificar un diseño o actualizarlo "sobre la marcha", sin necesidad de rediseño total del sistema ni de reconfiguración completa del dispositivo, sólo aquellos componentes que vayan a ser modificados o reemplazados. Actualmente el diseño de éstos sistemas dinámicamente reconfigurables, presenta una serie de problemas como los siguientes: a) cómo realizar el proceso de reconfiguración de manera eficiente (reducir latencia), b) cómo y cuándo detener/reemplazar/activar un componente (gestión de reconfiguración), c) cómo y dónde almacenar su estado (persistencia y asignación de memoria), d) cómo acceder al nuevo componente (localización), e) cómo lograr la integración de Ips (adaptabilidad), y f) cómo facilitar la migración de tareas Hw-Hw, Sw-Hw y Hw-Sw. Esta Tesis Doctoral propone una solución integral, la cual es desarrollada y presentada como un conjunto de servicios que han sido diseñados para dar respuesta a cada uno de estos problemas.