La creciente complejidad de los diseños de VLSI y de las tecnologías de procesos IC aumenta el desajuste entre el diseño y la fabricación. El parecido entre un circuito fabricado en la oblea y el diseñado en la herramienta de diseño se debilita. Las variaciones de los procesos, los defectos de fabricación, etc. forman nuevos cuellos de botella en los costes (tiempo de entrega, productividad) a medida que entramos en la era del VLSI a escala nanométrica. Esto motiva la investigación para mejorar la previsibilidad y el rendimiento de la fabricación de VLSI, así como los medios de tecnología de diseño para superar las variaciones del proceso y los errores litográficos. Un CMP y otros pasos de fabricación en el VLSI submicrónico profundo tienen efectos variables en el dispositivo y en las características de interconexión, dependiendo de las características locales del diseño. Para mejorar la capacidad de fabricación y la previsibilidad del rendimiento y para que el trazado sea uniforme con respecto a los criterios de densidad prescritos, se introducen geometrías de "relleno ficticio" en el trazado.